
DS3105
119
Figure 11-1. Pin Assignment Diagram
DS3105
RST
SCLK
O6F1/GPIO2
O6F0/GPIO1
CS
SDI
CPHA
JTMS
VSS
VDD
O3F1/SRFAIL
JTRST
O3F2/LOCK
SYNC3/O3F0
IC9
SYNC2
SO
NSD
H/
GPI
O4
O6
F2
/GP
IO3
VSS
VD
DI
O
VSS
AV
DD
_D
L
VD
D
VD
D
OC
3
AVSS_
DL
VD
DI
O
VSS
SD
O
JT
DI
JT
DO
JT
CL
K
VSS
TEST
AVSS_PLL1
AVDD_PLL1
INTREQ/LOS
REFCLK
AVDD_PLL2
AVSS_PLL2
AVDD_PLL3
AVSS_PLL3
AVDD_PLL4
AVSS_PLL4
SRCSW
VDDIO
VSS
FSYN
C
MF
SYN
C
OC
6P
OS
OC
6N
EG
VSS_
OC
6
VD
D_
OC
6
IC
5PO
S
IC
5N
EG
IC
6PO
S
IC
6N
EG
VD
D
SYN
C1
IC
3
IC
4
VSS
VD
DI
O
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64